現(xiàn)在，許多消費類產(chǎn)品OEM制造商所生產(chǎn)的電子設備都具有超低待機功耗，但真正的目標還是要盡可能地接近零功耗。powerIntegrations新推出的兩款高壓MOSFET可以幫助設計師將電路中的耗能元件隔離開，從而達到優(yōu)化設計和實現(xiàn)零空載功耗的目的。

消除待機功率

此類電量的節(jié)省會對整個國家的發(fā)電站配備要求出現(xiàn)直接影響，并且，它已成為各監(jiān)管機構(gòu)所頒布的能效法規(guī)中的關(guān)鍵內(nèi)容。以電視機接收器為例，包括能源之星和歐盟生態(tài)標簽(EUEco-Label)在內(nèi)的眾多能效計劃現(xiàn)在都將最大待機功耗規(guī)定為1瓦。作為其節(jié)能計劃的組成部分，歐盟委員會已針對用能產(chǎn)品(Eup)的待機和關(guān)斷模式損耗頒布了用能產(chǎn)品指令Lot6。Lot6于2009年初生效，其要求比以往更為嚴格。自2010年起，新產(chǎn)品的待機功耗必須低于1瓦。到2011年，具體數(shù)值將進一步減小，輸出功率≤51W的適配器將降至300mW，輸出功率>51W的適配器將降至500mW。

設計超低功耗的開關(guān)電源

如今的開關(guān)電源控制器IC已達到相當先進的水平，設計周密，足以滿足待機功耗標準。電源設計師只需遵循應用指南即可獲得可接受的設計。但要想使待機功耗達到標準的十分之一或更低，則要更加關(guān)注細節(jié)。必須對每個電源元件進行優(yōu)化，使每次調(diào)整都能節(jié)省一定的功耗。圖1所示為典型反激式開關(guān)電源設計中要優(yōu)化的區(qū)域。

歡迎轉(zhuǎn)載，本文來自電子發(fā)燒友網(wǎng)(http://www.elecfans.com)

圖1：用powerIntegrations的TOpSwitch-HX優(yōu)化過的開關(guān)電源。

這款20W電源(DER-188)能夠在0.3W輸入功率下供應0.2W的待機輸出功率，在230VAC下的空載功耗極低，小于100mW。但是，假如要進一步降低待機功率，使其盡可能接近零，該怎么辦呢?

首先會想到的元件是輸入濾波器。該元件始終與市電電源直接相連，因此這里的任何電流消耗都必須消除。電阻R1和R2也比較突出，因為它們直接跨接在輸入兩端，且與X電容C1并聯(lián)。假如電源已斷電，斷開瞬間的市電電壓會保留為電容中的直流電荷，因此存在于電源插頭引腳。由于存在潛在的電擊風險，安規(guī)機構(gòu)規(guī)定電容值高于100nF的電容的自動放電時間常數(shù)必須小于1秒。電阻R1和R2的用途就是對電容C1進行放電。這兩個電阻通常以串聯(lián)方式連接，以便達到安規(guī)機構(gòu)的單點故障測試要求。

從功率預算的角度來看，這些電阻的存在是極不適宜的，因為無論電源是否工作，它們都會持續(xù)消耗功率。在所示的應用中，輸入濾波器使用100nF的電容C1設計而成，因此不要使用這些電阻。但增大電容容量有很大的益處：可以相應減小扼流圈L1，從而節(jié)省尺寸、重量和成本。但關(guān)于1μF的電容來說，R1和R2的總值將必須達到1M?的最大值。在230VAC輸入下，電阻將持續(xù)消耗53mW的功率。

消除電流消耗

要想實現(xiàn)待機電流接近零的目標，就必須找到能消除R1和R2持續(xù)電流消耗的解決方法。powerIntegrations新推出的CApZeroIC可以輕松實現(xiàn)這一點。圖2所示為CApZero在典型應用中的使用情況。

圖2：CApZero的典型應用。

每款CApZero器件均采用集成AC損耗檢測器和背靠背MOSFET的SO-8封裝。當存在AC輸入電壓時，CApZero保持關(guān)閉狀態(tài)，阻擋電流進入放電通路，消除功率損耗。AC電壓消失后，CApZero開啟，接通電阻，允許輸入濾波電容放電。CApZero通過AC線路自行供電，在230VAC輸入時功耗低于5mW。

CApZero有兩種電壓等級(825V和1kV)和八個電流額定值(從0.25mA到2.5mA)。在直接跨接市電電源的情況下，CApZero的高壓浪涌抵抗能力顯得至關(guān)重要。在大部分消費類產(chǎn)品應用中，825VCApZero器件可以與金屬氧化物壓敏電阻(MOV)一起使用。關(guān)于浪涌要求高達3kV的應用，可以將1kVCApZero器件與MOV配合使用。

圖3描述了CApZero器件在極端條件下的工作情況。在該測試中，AC輸入連接松散，以便在觸點出現(xiàn)電弧。測試表明，CApZero器件不會因電弧的發(fā)生而保持“鎖存關(guān)斷”，而且，它可以準確檢測AC功率損耗并在AC斷電后對X電容進行安全放電。

圖3：CApZero265VAC/50Hz，空載;VIN100V/div。

CApZero可以有效隔離電阻R1和R2，使設計師能夠自由優(yōu)化C1、L1和其他輸入濾波元件的值。在增大X電容值同時不新增功耗的情況下，可以進一步減小共模/差模扼流圈的值，甚至省去此類元件。這樣不僅能節(jié)省空間和成本，而且還可以提高電源效率。

在消除市電輸入的電流消耗之后，接下來要消除電路中的那些即使在待機狀態(tài)下也會持續(xù)消耗功率的其他元件的電流消耗。在較高功率應用中，在高壓母線與功率因數(shù)校正(pFC)和DC/DC轉(zhuǎn)換器的電源控制器之間可能存在多條信號通路。例如包括pFC系統(tǒng)中連接升壓控制器的前饋或反饋信號通路，以及雙開關(guān)正向/LLC/半橋和全橋轉(zhuǎn)換器中的前饋信號通路。pI的第二款新產(chǎn)品是SENZero，它可以在不要這些信號通路時將它們隔離，從而消除不必要的功率損耗。SENZero的典型應用如圖4所示。

圖4：SENZero的典型應用。

在該應用中，內(nèi)部柵極驅(qū)動和保護電路在檢測到VCC引腳電壓后，向內(nèi)部的650VMOSFET供應柵極驅(qū)動信號。這種簡單配置將系統(tǒng)VCC母線用作SENZero的輸入端，可輕松集成到現(xiàn)有系統(tǒng)中。VCC母線在電源進入待機模式后關(guān)斷，從而關(guān)斷SENZero器件的MOSFET，使每個通路中的功耗大幅降低到500μW以下。

通過使用像CApZero和SENZero這樣的創(chuàng)新器件，電源設計師即可大幅降低空載和待機模式下的功耗水平。假如主流電源采用這些待機功耗接近于零的設計，那么它們在生產(chǎn)起來也會變得經(jīng)濟可行。關(guān)于歐盟委員會來說，實現(xiàn)在2020年之前將歐盟待機耗電量幾乎降低75%的目標是一件非常容易的事情。